19日本国特許庁(jP)

⑩特許出願公開

四公開特許公報(A) 昭61-214622

@Int_Cl_4

識別記号

庁内整理番号 6832 - 5 J

❸公開 昭和61年(1986)9月24日

H 03 M 9/00

八王子市高倉町9番1号

審査請求 未請求 発明の数 1 (全8頁)

49発明の名称

アイソレーション用集積回路

②特 願 昭60-55548

四出 願 昭60(1985)3月19日

29発 明 老 谷 Œ

八王子市高倉町9番1号 横河・ヒユーレツト・パツカー ド 株式会社内

明 郡 一 勿発

慶 太

八王子市高倉町9番1号 横河・ヒユーレット・パッカー ド株式会社内

横河・ヒユーレツト・ 勿出

パツカード株式会社

邳代 理 人 弁理士 長谷川 次男

1. 発明の名称

アイソレーション用集積回路

- 2. 特許請求の範囲
 - (1) 複数ピットのアドレス端子と複数ピットの データ端子と制御信号端子と直列信号端子とを 設け、

内部には、

前配アドレス端子またはデータ端子に接続さ れた複数のシフトレジスタと、

前配制御信号端子から与えられる制御信号に 差いて前記複数シフトレジスタの各シフト入力 とシフト出力と前記直列信号端子との間の相互 接続を切換える接続回路とを設けて成るアイソ レーション用集横回路。

(2) 特許請求の範囲第1項記載のアイソレーシ ョン用集横回路において、

前配直列信号端子は複数の直列入力信号端子 と複数の直列出力信号端子とより成ることを特 敬とするアイソレーション用集殺回路。

(3) 特許請求の範囲第1項記載のアイソレーシ ■ン用集横回路において、

前記アドレス端子に接続されたデコーダを設

前記接続回路は更に前記デコーダと前記デー タ端子に接続され、前記デコーダ出力に応答し て前配データ端子に与えられた信号により前記 相互接続の改定を行なうことを特徴とするアイ ソレーション用集積回路。

3. 発射の評細な説明

〔発明の技術分野〕

本発明はアイソレーション用集積回路、特に多 目的に使用でき高速でデータ転送可能なアイソレ ーション用集横回路に関する。

〔従来技術及びその問題点〕

直旋や低周皮の針側にあたっては、側定系とA Cラインその他のグランド系との間のアイソレー ションが重要である。このアイソレーションを行 うため従来から各種の回路構成が提案されてきた。 これらの回路構成は基本的には両系の並列データ

特開昭61-214622(2)

路間を直並列変換器・光カブラ・直並列変換器から成る回路で結合している。 そしてこの回路を制御するため、両系にプロセッサを設けている。 あるいは、プロセッサが直接的に直並変換を行なう回路構成もあった。

上述の様な回路構成を用いた場合、データ転送速度がかなり低下し、また2つのプロセッサを用いることによる価格の上昇・ソフトウェア開発工教の増大も問題となっていた。また、プロセッサの介在なしに高速転送を行なおうとすると、回路が大きくなり、基板面積・消費電力・発熱量の増大が問題となる。

〔発明の目的〕

本発明の目的は上記従来技術の問題を解消し、少ない部品点数で系聞のアイソレーションを実現するとともに、同一チップを多様な条件下で使用可能とすることによって、価格を引き下げ得るアイソレーション用集積回路を提供することを目的とする。

[発明の概要]

Sout 2とIC10の直列出力増子SRO2との間にはタイミング・プロック12のシリアルR/W信号を直列出力増子の出力するため等に用いられる。タイミング・プロック12のシリアルの関係を直接を直接を使用したがある。アロック12からシフトレジスタ・プロック13との間の伝統といいのでデータ増子Doないしかとシスタ・プロック13との間の伝統とののクリアを行なうクリア信号にクロックに必要とののクリアを活性化/不活性化する信号CKE;シフトングスタSoないしSxに次のクロックを写えるクロック信号。

接続回路 1 6 はシフトレジスタ・プロック 1 8 中のシフトレジスタ So. Si. Sz. Sz. の各シフト出力 SOo. SOi. SOz. SOz. 及び I C 1 0 の直列入力端子 SRII、SRI2 から信号を入力し、動作モードに従って通当に経路を設定してシフトレジスタ So.

上記目的を達成するため、本発明のアイソレーション用渠積回路は、複数ピットのアドレス端子・データ端子と制御個号端子と直列個号端子とを外側に設け、内部にはアドレス端子・データ端子との間でデータ交換可能な複数のシフトレジスタと、これらシフトレジスタ相互及びシフトレジスタと 直列信号端子間での直列転送怪路の切換を行なう接続回路を有している。

〔発明の実施例〕

第1図は本発明の一実施例のプロック図である。 第1図において、アイソレーション用集積回路 (以下、単に【Cと称する)10内にはタイミング・プロック12、接続回路16、ジスタ・プロック18が設けられている。シフトレジスタ・プロック18中には制御レジスタ19、4ビットのシストレジスタ So. Si. Sz. Sz. が設けられている。タイミング・プロック12と【C10の潤子間には【Cの設定状態等によってこれらの間の接続を切換える双方向パッファやスイッチ11、13が設けられている。また接続回路16の出力

S1、S2、S3 の各シフト入力SIa、SIa、SIa、SIa、及びIC10の直列出力端子SRO1、SRO2へ向かう出力Sout1、Sout2へ出力する。シフトレジスタSa ないしS3 及び接続回路16 内のスイッチSW1、SW2、SW3、SW4、SW5の接続関係を第2図に示す。またIC10 の各動作モードにおけるこれらスイッチSW1 ないしSW5 の接点位置を下裂に示す。なお動作モードの意味や如何なる場合に各動作モードが用いられるかについては後述する。

袋

スイッチ	接点位置	動作モード
8 W 1	u	単方向モード
		双方向モード
SW2, SW3	U	双方向モードの自込み
	2	〃 の読出し
S W 4	υ	単方向セード
		双方向モードかつ主系モードの統出し
	e	双方向モードかつ主系モードの書込み または双方向モードかつ従系モードの 銃出し
8 W 5	u	双方向モードかつ主系モードの観出し
	e	双方向モードかつ主系モードの観出し または双方向モードかつ従系モードの 自込み

また、IC10 の各動作モードにおけるシフトレジスタSoないしSoについてのアドレス及びデータの並列等込み、読出し及び直列転送の僅略の接続状態を第3関に示す。

第4図はIC10を双方向モードで使用した例を 示すプロック図である。第4図において[C10-1のT/R 端子に+5 V を与えることにより主系 モードに設定し、またIC10-1のT/R端子を 接地することにより従糸モードに設定する。また 副御レジスタ19(第1図)の初期状態は双方向 モードになっており、第4図の使用状態では制御 レジスタ19を書換えてはいないため、IC10-1、10-2 とも双方向モードになっている。従系 のクロックは光結合器 43を介して主采から供給 される。また主系側IC10-1のST、SRO1、SRO2、 SRII、SRI2 の各端子は夫々光結合器 4 4 ない し 4 8 を介して従来側 [C10-2のST、 SRII、 SRI2、SRO1、SRO2 の各端子に結合されて いる。また【Cl0-lの他の進子はたとえば測定 器全体の制御を行なりCPUのCPUパスに接続

IC10~2の読出し/書込みのモードの設定のた め、直列出力端子SRO2個から信号 R/Wを送る。 これにより従系側の IC10-2 のシフト レジスタ SoないしSoの接続は第3図(b)の機に設定される。 その後直列出力場子SROlからはデータ端子Da ないしDrから並列に与えられたデータのうちの 下位4ピットD3、D2、D1、D0を、また直 列出力端子SRO2からは上位4ビットD7、D6、 D5、D4 をこの順で伝送する。これが終了する と今度はアドレス端子Ao ないしAi から与えられ た事込みアドレスの下位、上位4ビットずつを同 様に伝送する。これらの伝送が終了すると従来で はフローティング・バスに対して今受借したアド レス及びデータを失々アドレス端子Ao ないしA・ 及びデータ端子 Do ないし Dr から出力する。また アドレス及びデータのストローブ信号を失々端子 AS、DSからフローティング・バスに与える。

第4図に示す構成で従系側から統出しを行なう 場合の各種信号のタイムチャートを第6 B 図に示す。またこの時の主系側の I C 1 0 - 1 、 従糸側の され、また IC10-2 の他の端子は測定器中のアイソレーションを必要とする部分のフローティング・パスに接続される。

前場の表中で就出し、書込みというモードについて智及したが、これらは夫々主系から従系のデータを就出す、また従系へデータを書込む、というモードである。就出し、書込みの設定はIC10ー1のR/W増子に夫々論単1、0を与えることによってなされる。

主系側から従糸側にデータを書込む時、 CPU パスから必要な信号が IC10-1 に与えられると、シフトレジスク So ないし So の接続状態は第 3 図 (a) に示す様になる(なお第 3 図で太い矢印は当該シフトレジスクに対する並列の入出力を示す。この書込みの動作を第 6 A 図のタイムチャートに示す。第 6 A 図において IC10-1 の AS 端子にストロープ信号が与えられると、 IC10-1のST端子からスタート信号が光結合器 4 4 を介して従系例の IC10-2の S T 端子に与えられ、 直列伝送の開始を通知する。 直列伝送級にあたっては先ず

IC10-2のシフトレシスタ So ないし Sa の接続 状態を夫々第 3 図の(c) 及び(d) に示す。この場合は 銃出しアドレスを主系側から与え、これによって 従系側で競出したデータを主系側に返送する動作 が行なわれる。ここで第 3 図(c)、(d) に示す設定に より、アドレスを上位、下位に分けて 2 つの直列 伝送径略(SRO1、SRO2)で同時に伝送してい るので、 2 つの直列伝送怪路を夫々アドレス専用、 データ専用として博成する場合に比較し、従系で のアドレス確定に要する時間が短縮される。また データを主系側に返送する場合も同様な処理が行 なわれる。

第1図に示す【C10 の他の使用例のブロック図、およびこの動作を示すタイムチャートを失々第5図および第7図に示す。この使用例においては主米から従系へのデータの暫込みだけが行なわれるので、従系側の回路は簡単になっており、IC10はIC10-3 として主系側だけに用いられている。【C10-3 の滞子T/R、R/Wは夫々+5Vおよび接地に接続され、これにより主系モー

ドでかつ書込みに固定されている。またIC10 -3を単方向モードに設定するため、初期設定時 にIC10-3に所定アドレス、データを与えて書 込みを行ない、制御レジスタ19所定値を書込む。 従系側のクロックは主系側のクロックをIC10-3の雑子STの出力とオア・ゲート51で論理和 をとった後、光紹合器52を介して与えられる。 またIC10-3の様子ST、SRO1、SRO2は光 結合器53、54、55を通して従系側に与えられる。

この動作モードにおける I C 1 0 - 3 内のシフトレジスタ S。ないし S 3 の接続状態を第 3 図(e)に示す。この接続状態なまなび第 7 図のタイムチャートからわかる機に、この動作モードでは、 直列出力端子 S R O 1、S R O 2 を夫々アドレス、データ専用としている。これは、従系側に I C 1 0 を用いない場合、アドレスやデータを 2 つに分けて同時に伝送する方式では従系側の回路が復雑化するためである。第 5 図の構成では書込みアトレスが順次シフトレジスタ 5 6 に入力される一方、書込まれるペきデータが出力レジスタ 5 8 - 1 ないし 5 8

用集積回路を提供することができ、システム • コストの低減に大いに有効である。

なお、本発明のアイソレーション用集機回路の 作成にあたっては多様な方法を用いることができ、 存に個数が少ない場合にはゲートアレイ等をはい でも良い。また本発明は実施例の構成に限空され るものではなく、当業者にとっては多様な変型は 容易である。たとえばアドレス、データの幅できる。 などの本数は必要に応じで自由に設定できる。 また、光結合器等を介して度される例明用信きに ついても通常のパスや伝送路を介して良い。 るもの等から必要に応じて選択して良い。

4. 図面の簡単な説明

第 1 図は本発明の一実施例のブロック図、第 2 図は第 1 図中のシフトレジスタおよび接続回路の主要部の構成を示す回路図、第 3 図は各動作モードにおける第 2 図に示したシフトレジスタの接続状態を示す図、第 4 図および第 5 図は夫々本発明の一実施例のアイソレーション用集機回路の使用例を示すプロック図、第 6 A 図および第 6 B 図は

-8中のシフトレジスタ部に順次書込まれる。 アドレスおよびデータの直列伝送が終了すると、 この動作モードにおいては選子STから終了信号は従系側のアンド・グート 5 7 - 1 ないし 5 7 - 8 を開け、これによりがこれに出力レジスタの端子ENに選択信号が与えた出力レジスタの端子ENに選択信号が与えられる。 たとえば出力レジスタ 5 8 - 1 に出分したのが与えられると、 古なわち主系側のちのようになったが同じく 出力レジスタ 5 8 - 1 中のラッチに伝送される。 出力 ピジスタ 5 8 - 1 中のラッチに伝送される。 出力 ピジスタ 5 8 - 1 の出力 ぱだけが旧データから前データに変わる。

[発明の効果]

以上説明した様に、本発明によれば同一のICを動作モードの切換によって多様な情况下で使用することができる。集積回路においては、同一の品価が多数使用できる様にすることが集積回路の 製造コストを抑える点で有効である。従って、本 発明によれば高機能で低価格のアイソレーション

第4 図中の使用例の動作を示すタイムチャート、 第7 図は第5 図中の使用例の動作を示すタイムチャートである。

10,10-1,10-2,10-3: アイソレーション用

12: 31 3 2 7 . 7 . 7 . 9.

16:接続回路、

1.8:シフトレジスタ・ブロック、

19:制御レジスタ、

SoないしS+:シフトレジスタ、

SRII, SRI2: 直列入力端子、

SRO1,SRO2:直列出力端子、


Ao ないしA1:アドレス端子、

Do ないし Do: データ 端子、


SWITCHUSW5:スイッチ。


出頭人 横河・ヒューレット・バッカート 株式会社 代理人 弁理士 長谷川 次 男


第1図




第2図








第5図・従糸側



第6A図



第7図

